PAT-NO:

JP411053296A

DOCUMENT-IDENTIFIER: JP 11053296 A

TITLE:

DATA OUTPUT SYNCHRONOUS CLOCK GENERATOR

PUBN-DATE:

February 26, 1999

INVENTOR-INFORMATION:

NAME HIGUCHI, HIDEKAZU MAESAKO, ISATO

INT-CL (IPC): G06F013/16, G06F001/04, G06F013/42, G11C011/407,

H04L007/00

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a data output synchronous clock generator

which supplies a clock that has a little attenuation of a signal and is synchronized with many devices.

SOLUTION: A data clock which is generated by an synchronous DRAM device 14d

that is arranged at the farthest end from a memory controller 12 is synchronizes with a command clock that is sent from a clock generator 11 to a command clock signal line 21a and is supplied front an output pin 22d to synchronous DRAM devices 14a to 14d through a data clock outputting signal line

23a. Data which are outputted from each of the devices 14a to 14d are synchronized with the data clock, transmitted through a data bus 25 from data input-output lines 24a to 24d in the same direction of the data clock and sent to the controller 12.

COPYRIGHT: (C)1999, JPO

----- KWIC -----

Document Identifier - DID (1): JP 11053296 A

Inventor Name (Derived) - INZZ (1): HIGUCHI, HIDEKAZU

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-53296

(43)公開日 平成11年(1999)2月26日


(51) Int CL*	識別記号	ΡΙ
G06F 1	3/16 5 1 0	G 0 6 F 13/16 5 1 0 A
	1/04	1/04 C
1:	3/42 3 4 0	13/42 3 4 0 A
G11C 1	1/407	H04L 7/00
H04L	7/00	G11C 11/34 362S
		審査請求 有 請求項の数4 OL (全 8 頁)
(21)出顧番号	特額平9-205934	(71)出題人 000004237 日本電気株式会社
(22)出顧日	平成9年(1997)7月31日	東京都港区芝五丁目7番1号 (72)発明者 樋口 英和
		東京都港区芝5丁目7番1号 日本電気構式会社内
		(72)発明者 前迫 勇人
		東京都港区芝5丁目7番1号 日本電気株 式会社内
		(74)代理人 弁理士 松浦 兼行

(54) 【発明の名称】 データ出力同期クロック発生装置

(57)【要約】

【課題】 同期型バスシステムでは、クロック信号が1本でマスタデバイス及びスレイブデバイスの間を往復するため、クロック信号への負荷が増大するにつれてクロック信号復路での減衰が極端に大きくなる。

【解決手段】 クロックジェネレータ11からコマンドクロック信号線21aに送られたコマンドクロックに同期して、メモリコントローラ12に対して最遠端に配置されている同期型DRAMデバイス14dにより発生されたデータクロックは、出力ピン22dよりデータクロック出力用信号線23aを介して同期型DRAMデバイス14a~14dに供給される。このデータクロックに同期して、同期型DRAMデバイス14a~14dの各々から出力されたデータは、データ入出力線24a~24dからデータバス25をデータクロックと同一方向に伝送されて、メモリコントローラ12へ送られる。



1

【特許請求の範囲】

【請求項1】 データバスに共通に接続されており、少 なくともコマンドクロックに基づき前記データバス及び データ入出力線を介して入力されたデータを書き込み、 データクロックに基づき前記データ入出力線を介して前 記データバスにデータを読み出す複数個の同期式のラン ダム・アクセス・メモリと、

前記コマンドクロックを発生して前記複数個のランダム ・アクセス・メモリに供給すると共に、該コマンドクロ ックに同期したデータを発生して前記データバス及びデ 10 ータ入出力線を介して前記複数個のランダム・アクセス ・メモリに並列に供給するメモリコントローラと、

前記複数個のランダム・アクセス・メモリのうち、前記 メモリコントローラに対して最遠端の位置に配置された ランダム・アクセス・メモリにより、前記コマンドクロ ックに同期して発生出力されたデータクロックを、前記 メモリコントローラへ入力すると共に分岐して前記複数 個のランダム・アクセス・メモリにそれぞれ入力し、該 データクロックに同期して該複数個のランダム・アクセ 線及びデータバスを介して出力させる制御手段とを有す ることを特徴とするデータ出力同期クロック発生装置。

【請求項2】 前記複数個のランダム・アクセス・メモ リのうち、前記メモリコントローラに対して最遠端の位 置に配置されたランダム・アクセス・メモリは前記デー タクロックを出力するデータクロック出力ピンを有して おり、前記複数個のランダム・アクセス・メモリのう ち、残りのランダム・アクセス・メモリは、データクロ ック入力ピンを有しており、前記制御手段は、前記デー タクロック出力ピンから出力されたデータクロックをデ 30 ータクロック入力用信号線を介して前記複数個のランダ ム・アクセス・メモリにそれぞれ供給し、前記データク ロック入力ピンはそれぞれハイインピーダンスに設定す ることを特徴とする請求項1記載のデータ出力同期クロ ック発生装置。

【請求項3】 前記複数個のランダム・アクセス・メモ リはそれぞれデータクロックの入出力ピンを有してお り、前記制御手段は、前記複数個のランダム・アクセス メモリのうち、前記メモリコントローラに対して最遠 端の位置に配置されたランダム・アクセス・メモリの前 40 記データクロックの入出力ピンから出力したデータクロ ックを、残りのランダム・アクセス・メモリのデータク ロックの入出力ピンに入力し、前記最遠端の位置に配置 されたランダム・アクセス・メモリは自己がデータクロ ック入出力ピンへ出力する内部クロックを該データクロ ックとして用いることを特徴とする請求項1記載のデー 夕出力同期クロック発生装置。

【請求項4】 データバスに共通に接続されており、少 なくともコマンドクロックに基づき前記データバス及び データ入出力線を介して入力されたデータを書き込み、

データクロックに基づき前記データ入出力線を介して前 記データバスにデータを読み出す複数個の同期式のラン ダム・アクセス・メモリと、

前記複数個のランダム・アクセス・メモリよりも、前記 メモリコントローラに対して最遠端の位置に配置された データクロックジェネレータと、前記コマンドクロック を発生して前記複数個のランダム・アクセス・メモリと データクロックジェネレータにそれぞれ供給すると共 に、該コマンドクロックに同期したデータを発生して前 記データバス及びデータ入出力線を介して前記複数個の ランダム・アクセス・メモリに並列に供給するメモリコ ントローラと、

前記データクロックジェネレータにより、前記コマンド クロックに同期して発生出力されたデータクロックを、 前記メモリコントローラへ入力すると共に分岐して前記 複数個のランダム・アクセス・メモリにそれぞれ入力 し、該データクロックに同期して該複数個のランダム・ アクセス・メモリから読み出されたデータを前記データ 入出力線及びデータバスを介して出力させる制御手段と ス・メモリから読み出されたデータを前記データ入出力 20 を有することを特徴とするデータ出力同期クロック発生 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はデータ出力同期クロ ック発生装置に係り、特に同期クロックとモジュールを 有して書き込みと読み取りを行う半導体メモリに用いる データ出力同期クロック発生装置に関する。

[0002]

【従来の技術】従来より、ダイナミック・ランダム・ア クセス・メモリ (DRAM) を使用する同期型半導体記 **憶装置においては、高速動作のための様々な工夫がなさ** れている。しかし、システムクロックが100MHz (10 n s) 以上を越える高速のシステムに対応するた めには、従来のDRAM自身に対するアクセスタイムが ネックとなってシステムの性能向上に支障をきたしてい る。その対応として、外部クロックに同期させる同期型 半導体記憶装置があり、その中の一つとしてDRAMを モジュール化させる手段がある。

【0003】これは、複数のDRAMをモジュール化 し、それらのDRAMをコントロールする回路を設け、 そこから発生されるクロックにて複数のDRAMにアク セスし、任意のDRAMよりデータを得ることを繰り返 すことにより、高速化を実現しようとするものである。 【0004】上記のモジュール化された同期型半導体記 **憶装置を有するシステムとして、従来図4に示す如き構** 成の同期型バスシステムが知られている。この同期型バ スシステム100は、米国特許第5432823号明細 書に開示されているもので、マスタデバイス102、ス レイブデバイス104及びクロック信号源132を有す 【0005】同期型バスシステム100は、クロックデータの遅延を無くすバスシステムになっており、各々のデバイス内部に同期したクロックが分配される。マスタデバイス102は、スレイブデバイス104とデータバス120を通じて接続されている。マスタデバイス102は、クロックラインの折り返し近くに置かれる。スレイブデバイス104は、高速DRAMであり、入出力(I/O)ポートを有している。

【0006】マスタデバイス102がアクセス情報を出 力してデータ交換を始めると、スレイブデバイス104 10 は上記のアクセス情報を受け、スレイブデバイス104 の選択とアクセスの形式が決定される。一方、クロック 供給システム130は、クロックとデータ信号間との間 に起こるスキューを除去する仕組みを備えている。

【0007】クロック供給システム130は、クロック信号源132とクロック信号線134を含む。クロック信号源132はマスタデバイス102及びスレイブデバイス104の外部に設けられ、それらと独立している。クロック信号源132はクロック信号線134は、同期型バス 20システム100上のすべてのデバイスにクロック信号源132で発生したクロックを送る。クロック信号線134は、データバス120の終端から始まり、ボイント137から始まりデータバス120の終端に向かう第2の構成要素138の、2つの構成要素からなる。

【0008】クロック信号がクロック信号源132より 第1の構成要素136を経由してマスタデバイス102 に向かう。このときのクロック信号は、データ信号がス レイブデバイス104からマスタデバイス102へ送ら 30 れる方向と同じ方向に伝送される。マスタデバイス10 2は第1の構成要素136を経由してきたクロック信号 を使い、このクロック信号に同期されてデータバス12 0に送られたデータを受ける。

【0009】次に、クロック信号がポイント137より 第2の構成要素138を経由してデータバス120の向 きと逆方向へ向かう。データ信号はマスタデバイス10 2からスレイブデバイス104への方向に伝送される。 スレイブデバイス104は、第2の構成要素138を経 由したクロック信号を受け取る。その構成要素138か 6のクロック信号が活性中に、スレイブデバイス104 はマスタデバイス102からスレイブデバイス104方 向へのデータ信号を受ける。

[0010]

【発明が解決しようとする課題】上記の同期型バスシステム100では、クロック信号が1本でマスタデバイス102及びスレイブデバイス104の間を往復するため、クロック信号への負荷が増大するにつれてクロック信号復路での減衰が極端に大きくなり、そのために多モジュールを有するデバイスシステムの構成には向いてい 50

ない.

【0011】本発明は上記の点に鑑みなされたもので、信号の減衰少なく多くのデバイスにデータに同期したクロックを供給し得るデータ出力同期クロック発生装置を提供することを目的とする。

[0012]

【課題を解決するための手段】本発明は上記の目的を達 成するため、データバスに共通に接続されており、少な くともコマンドクロックに基づきデータバス及びデータ 入出力線を介して入力されたデータを書き込み、データ クロックに基づきデータ入出力線を介してデータバスに データを読み出す複数個の同期式のランダム・アクセス ・メモリと、コマンドクロックを発生して複数個のラン ダム・アクセス・メモリに供給すると共に、コマンドク ロックに同期したデータを発生してデータバス及びデー タ入出力線を介して複数個のランダム・アクセス・メモ リに並列に供給するメモリコントローラと、複数個のラ ンダム・アクセス・メモリのうち、メモリコントローラ に対して最遠端の位置に配置されたランダム・アクセス ・メモリにより、コマンドクロックに同期して発生出力 されたデータクロックを、メモリコントローラへ入力す ると共に分岐して複数個のランダム・アクセス・メモリ にそれぞれ入力し、データクロックに同期して複数個の ランダム・アクセス・メモリから読み出されたデータを データ入出力線及びデータバスを介して出力させる制御 手段とを有する構成としたものである。

【0013】この発明では、複数個のランダム・アクセス・メモリのうち、メモリコントローラに対して最遠端の位置に配置されたランダム・アクセス・メモリにより、コマンドクロックに同期して発生出力されたデータクロックを、複数個のランダム・アクセス・メモリにそれぞれ入力し、データクロックに同期して複数個のランダム・アクセス・メモリからデータを読み出してメモリコントローラへ送るようにしたため、従来装置のようなクロックラインの折り返しがなく、データクロックの配線長を従来の約1/2にすることができる。

【0014】また、本発明は、上記の複数個の同期式のランダム・アクセス・メモリよりも、メモリコントローラに対して最遠端の位置にデータクロックジェネレータを配置し、データクロックジェネレータによりコマンドクロックに同期して発生出力されたデータクロックを、メモリコントローラへ入力すると共に分岐して複数個のランダム・アクセス・メモリから読み出されたデータをデータ入出力線及びデータバスを介して出力させるようにしたものである。

【0015】この発明も、データクロックジェネレータにより、コマンドクロックに同期して発生出力されたデータクロックを、複数個のランダム・アクセス・メモリにそれぞれ入力し、データクロックに同期して複数個の

ランダム・アクセス・メモリからデータを読み出してメ モリコントローラへ送るようにしたため、従来装置のよ うなクロックラインの折り返しがなく、データクロック の配線長を従来の約1/2にすることができる。 [0016]

【発明の実施の形態】次に、本発明の各実施の形態につ いて図面と共に説明する。図1は本発明になるデータ出 カ同期クロック発生装置の第1の実施の形態のブロック 図を示す。この実施の形態のデータ出力同期クロック発 生装置10は、クロックを発生するクロックジェネレー 10 タ11を有するメモリコントローラ12と、メモリモジ ュール13とからなる。

【0017】メモリモジュール13は、チップIDを有 する同期型DRAMデバイス14a、14b、14c及 び14dと、クロックジェネレータ11からのクロック を出力するためのコマンドクロック信号線21aと、コ マンドクロック信号線21a上のクロックを同期型DR AMデバイス14a、14b、14c及び14dに入力 するためのコマンドクロック入力線21bと、メモリコ ントローラ12に対して最遠端に配置された、チップ I 20 DがOである同期型DRAMデバイス14dのデータク ロック出力ピン22dから出力されるデータクロック を、メモリコントローラ12へ伝送する出力用信号線2 3aと、出力用信号線23a上のデータクロックを同期 型DRAMデバイス14a、14b、14c及び14d に入力するためのデータクロック入力線23bと、同期 型DRAMデバイス14a、14b及び14cのデータ クロック入力ピン22a、22b及び22cと、メモリ コントローラ12と同期型DRAMデバイス14a、1 4b、14c及び14d間でデータのやり取りを行うた 30 めのデータ入出力線24a、24b、24c及び24d 並びにデータバス25からなる。

【0018】次に、このデータクロックの出力ピン22 dとデータクロックの入力ピン22a、22b及び22 cが異なるデータ出力同期クロック発生装置10の動作 について説明する。 クロックジェネレータ 1 1 からコマ ンドクロック信号線21aに送られたコマンドクロック に同期して、メモリコントローラ12から出力されたデ ータがデータバス25を通じてコマンドクロックと同一 方向に伝送されて同期型DRAMデバイス14a、14 40 b、14c及び14dに、データ入出力線24a、24 b、24c及び24dを介して入力される。なお、上記 のコマンドクロックは、コマンドクロック入力線21b を介して同期型DRAMデバイス14a、14b、14 c及び14dに入力される。

【0019】また、クロックジェネレータ11からコマ ンドクロック信号線21aに送られたコマンドクロック に同期して、メモリコントローラ12に対して最遠端に 配置されている同期型DRAMデバイス14dにより発 クロック出力用信号線23a上に出力される。このデー タクロック出力用信号線23a上のデータクロックは、 データクロック入力線23bよりメモリモジュール13 上のすべての同期型DRAMデバイス14a、14b、 14c及び14dに供給される。

6

【0020】このデータクロックに同期して、同期型D RAMデバイス14a、14b、14c及び14dの各 々から出力されたデータは、データ入出力線24a、2 4b、24c及び24dからデータバス25をデータク ロックと同一方向に伝送されて、メモリコントローラ1 2へ送られる。

【0021】なお、このとき供給されるデータクロック は、最遠端デバイスである同期型DRAM14dのみか らであり、そのほかの同期型DRAM14a~14cの データクロック出力ピン22a、22b及び22cにつ いては、入出力を抑えるためにハイインピーダンスに設 定されている。

【0022】かかる実施の形態によれば、メモリコント ローラ12に対して最遠端に配置されている同期型DR AMデバイス14dにより発生されたデータクロック を、メモリモジュール13上のすべての同期型DRAM デバイス14a、14b、14c及び14dに供給し、 このデータクロックに同期して同期型DRAMデバイス 14a、14b、14c及び14dから読み出したデー タをメモリコントローラ12に送るようにしているた め、データクロック出力用信号線23aの配線長をクロ ックラインの折り返しのある従来装置に比べて約1/2 に抑えることができ、よって、信号の減衰を小さく抑え ることができる。

【0023】次に、本発明の第2の実施の形態について 説明する。図2は本発明になるデータ出力同期クロック 発生装置の第2の実施の形態のブロック図を示す。この 実施の形態のデータ出力同期クロック発生装置40は、 クロックを発生するクロックジェネレータ41を有する メモリコントローラ42と、メモリモジュール43とか らなる。

【0024】メモリモジュール43は、チップIDを有 する同期型DRAMデバイス44a、44b、44c及 び44dと、クロックジェネレータ41からのクロック を出力するためのコマンドクロック信号線51aと、コ マンドクロック信号線51a上のクロックを同期型DR AMデバイス44a、44b、44c及び44dに入力 するためのコマンドクロック入力線51bと、メモリコ ントローラ42に対して最遠端に配置された同期型DR AMデバイス14dのデータクロック入出力ピン52d から出力されるデータクロックをメモリコントローラ4 2へ伝送する出力用信号線53aと、出力用信号線53 a上のデータクロックを同期型DRAMデバイス44 a、44b、44c及び44dに入力するためのデータ 生されたデータクロックは、出力ピン22dよりデータ 50 クロック入力線53bと、同期型DRAMデバイス44

a、44b及び44cのデータクロック入出力ピン52 a、52b及び52cと、メモリコントローラ42と同 期型DRAMデバイス44a、44b、44c及び44 d間でデータのやり取りを行うためのデータ入出力線5 4a、54b、54c及び54d並びにデータバス55 からなる。

【0025】次に、このデータクロックの出力ピン52 dとデータクロックの入力ピン52a、52b及び52 cが共通なデータ出力同期クロック発生装置40の動作 について説明する。クロックジェネレータ41からコマ 10 ンドクロック信号線51 aに送られたコマンドクロック に同期して、メモリコントローラ42から出力されたデ ータがデータバス55を通じてコマンドクロックと同一 方向に伝送されて同期型DRAMデバイス44a、44 b、44c及び44dに、データ入出力線54a、54 b、54c及び54dを介して入力される。なお、上記 のコマンドクロックは、コマンドクロック入力線51b を介して同期型DRAMデバイス44a、44b、44 c及び44dに入力される。

【0026】また、クロックジェネレータ41からコマ 20 ンドクロック信号線51aに送られたコマンドクロック に同期して、メモリコントローラ42に対して最遠端に 配置されている同期型DRAMデバイス44dにより発 生されたデータクロックは、入出力ピン52dよりデー タクロック出力用信号線53a上に出力される。このデ ータクロック出力用信号線53a上のデータクロック は、データクロック入力線53bよりメモリモジュール 43上の入出力ピン52a、52b、52cを介して同 期型DRAMデバイス44a、44b、44cに供給さ れる.

【0027】このデータクロックに同期して、同期型D RAMデバイス44a、44b、44c及び44dの各 々から出力されたデータは、データ入出力線54a、5 4b、54c及び54dからデータバス55をデータク ロックと同一方向に伝送されて、メモリコントローラ4 2へ送られる。

【0028】なお、このとき最遠端デバイスである同期 型DRAMデバイス14dの入出力ピン52dはデータ クロック用出力ピンとして機能し、同期型DRAMデバ イス14dではデータクロックは内部にて受け渡しを行 40 う。そのために、最遠端の同期型DRAMデバイス44 dにおいては、デバイス44d自身で調整された内部ク ロックを用いることになる。この第2の実施の形態も第 1の実施の形態と同様の効果を奏する。

【0029】前記の第1の実施の形態とこの第2の実施 の形態との違いは、第1の実施の形態では、同期型DR AMデバイスのデータクロックの入力ピンと出力ピンを 別々に設け、データクロック出力ピンは最遠端の同期型 DRAMデバイス (図1の14d) のみ使用し、他の同 タクロック出力ピンはそれぞれハイインピーダンスに設 定しているのに対し、第2の実施の形態では、すべての 同期型DRAMデバイスの入出力ピンを共通にして、最 遠端の同期型DRAMデバイス (図2の44d)のみデ ータクロックを外部から入出力ピンを介して入力するの ではなく、内部にて調整させている点である。

R

【0030】このため、第2の実施の形態では、内部で 調整回路を設ける必要があり、その分回路面積が増え る。一方、第1の実施の形態ではデバイスとしては第2 の実施の形態のような調整回路は必要ないが、ピン数が 多くなるのと最遠端デバイス以外でデータクロック出力 ピンをハイインピーダンスに固定するためのモジュール への工夫が必要である。

【0031】次に、本発明の第3の実施の形態について 説明する。 図3は本発明になるデータ出力同期クロック 発生装置の第3の実施の形態のブロック図を示す。この 実施の形態のデータ出力同期クロック発生装置70は、 クロックを発生するクロックジェネレータ71を有する メモリコントローラ72と、メモリモジュール73とか らなる。

【0032】メモリモジュール73は、同期型DRAM デバイス74a、74b、74c及び74dと、メモリ コントローラ72に対して最遠端位置に配置されたデー タクロックジェネレータ75と、クロックジェネレータ 71からのクロックを出力するためのコマンドクロック 信号線81 aと、コマンドクロック信号線81 a上のク ロックを同期型DRAMデバイス74a、74b、74 c及び74 dに入力するためのコマンドクロック入力線 81bと、データクロックジェネレータ75のデータク 30 ロック出力ピン82と、データクロック出力ピン82か ら出力されるデータクロックをメモリコントローラ72 へ伝送する出力用信号線83aと、出力用信号線83a 上のデータクロックを同期型DRAMデバイス74a、 74b、74c及び74dに入力するためのデータクロ ック入力線83bと、同期型DRAMデバイス74a、 74b、74c及び74dのデータクロック入力ピン8 4a、84b、84c及び84dと、メモリコントロー ラ72と同期型DRAMデバイス74a、74b、74 c及び74d間でデータのやり取りを行うためのデータ 入出力線85a、85b、85c及び85d並びにデー タバス86からなる。

【0033】次に、このデータ出力同期クロック発生装 置70の動作について説明する。 クロックジェネレータ 71からコマンドクロック信号線81aに送られたコマ ンドクロックに同期して、メモリコントローラ72から 出力されたデータがデータバス86を通じてコマンドク ロックと同一方向に伝送されて同期型DRAMデバイス 74a、74b、74c及び74dに、データ入出力線 85a、85b、85c及び85dを介して入力され 期型DRAMデバイス (図1の14a~14c) のデー 50 る. なお、上記のコマンドクロックは、コマンドクロッ ク入力線81bを介して同期型DRAMデバイス74 a、74b、74c及び74dに入力され、また、デー タクロックジェネレータ75に入力される。

【0034】データクロックジェネレータ75は、位相 同期ループ (PLL) 回路あるいはバッファ回路から構成されており、上記のコマンドクロックが入力されると、コマンドクロックに同期したデータクロックを生成し、そのデータクロックをデータクロック出力ピン82を介してデータクロック出力用信号線83aへ出力する。この出力用信号線83a上のデータクロックは、他 10のデバイスのデータクロック入力用信号線83bを介してデータクロック入力ピン82a、82b、82c及び82dよりメモリモジュール73上のすべての同期型DRAMデバイス74a、74b、74c及び74dに並列に供給される。

【0035】同期型DRAMデバイス74a、74b、74c及び74dは、入力されたデータクロックに同期してデータを出力する。このデータは、データ入出力線85a、85b、85c及び85dからデータバス86をデータクロックと同一方向に伝送されて、メモリコン20トローラ72へ送られる。

【0036】かかる実施の形態によれば、メモリコントローラ72に対して最遠端に配置されているデータクロックジェネレータ75により発生されたデータクロックを、メモリモジュール73上のすべての同期型DRAMデバイス74a、74b、74c及び74dに供給し、このデータクロックに同期して同期型DRAMデバイス74a、74b、74c及び74dから読み出したデータをメモリコントローラ72に送るようにしているため、データクロック出力用信号線83aの配線長をクロ30ックラインの折り返しのある従来装置に比べて約1/2に抑えることができ、よって、信号の減衰を小さく抑えることができる。

[0037]

【発明の効果】以上説明したように、本発明によれば、 複数個のランダム・アクセス・メモリのうち、メモリコ ントローラに対して最遠端の位置に配置されたランダム ・アクセス・メモリ又はデータクロックジェネレータに より、コマンドクロックに同期して発生出力されたデー タクロックを、複数個のランダム・アクセス・メモリに それぞれ入力し、データクロックに同期して複数個のランダム・アクセス・メモリからデータを読み出してメモ リコントローラへ送ることにより、従来装置のようなクロックラインの折り返しをなくしたため、データクロックの配線長を従来の約1/2にすることができ、よって、クロック信号の減衰が従来に比べて少なく、従来に比し多くのデバイスを有するメモリモジュールに適用できる。

10

0 【図面の簡単な説明】

【図1】本発明の第1の実施の形態のブロック図である。

【図2】本発明の第2の実施の形態のブロック図であ ス

【図3】本発明の第3の実施の形態のブロック図である。

【図4】従来の一例ののブロック図である。 【符号の説明】

10、40、70データ出力同期クロック発生装置

) 11、41、71 クロックジェネレータ

12、42、72 メモリコントローラ

13、43、73 メモリモジュール

14a~14d、44a~44d、74a~74d 同期型ダイナミック・ランダム・アクセス・メモリ (DRAM)

21a、51a、81a コマンドクロック信号線 21b、51b、81b コマンドクロック入力線 22a、22b、22c データクロック入力ピン 22d データクロック出力ピン

23a、53a、83a データクロック出力信号線
23b、53b、83b データクロック入力信号線
24a~24d、54a~54d、85a~85d データ入出力線

25、55、86 データバス


52a~52d データクロック入出力ピン

75 データクロックジェネレータ


82 データクロック出力ピン

84a~84d データクロック入力ピン

【図1】



【図2】



【図3】

